

Paralelismo em nível de instrução e processadores superescalares (2) - seção 18.3

**Bernardo Roman, Maurício
Nadal e Paulo Silva**



1. O que é paralelismo em nível de instrução (ILP)?

O PARALELISMO EM NÍVEL DE INSTRUÇÃO (ILP) REFERE-SE À CAPACIDADE DE UM PROCESSADOR EXECUTAR MÚLTIPLAS INSTRUÇÕES SIMULTANEAMENTE, APROVEITANDO DEPENDÊNCIAS E INDEPENDÊNCIAS ENTRE ELAS.

01

EM ARQUITETURAS MODERNAS, COMO AS SUPERESCALARES, O ILP É EXPLORADO USANDO TÉCNICAS COMO PIPELINE, EXECUÇÃO FORA DE ORDEM, RENOMEAÇÃO DE REGISTRADORES E PREVISÃO DE DESVIOS.

02


POR EXEMPLO, EM UMA ARQUITETURA SUPERESCALAR, O PROCESSADOR PODE DESPACHAR E EXECUTAR VÁRIAS INSTRUÇÕES POR CICLO, DESDE QUE ELAS SEJAM INDEPENDENTES. ESSA ABORDAGEM AUMENTA SIGNIFICATIVAMENTE O DESEMPENHO, REDUZINDO A LATÊNCIA GERAL DO PROGRAMA.

2. Qual é a diferença entre CISC e RISC em termos de projeto superescalar?

Embora os processadores RISC sejam frequentemente associados a projetos superescalares devido à simplicidade e regularidade das suas instruções, os mesmos princípios também podem ser aplicados a processadores CISC, como os da arquitetura Intel x86. Nos processadores CISC, a complexidade das instruções requer decodificadores mais avançados para traduzi-las em operações menores (micro-ops) executadas em paralelo.

A Intel Core Microarchitecture exemplifica isso ao implementar um núcleo CISC que internamente utiliza uma abordagem RISC, onde as instruções x86 são convertidas em micro-ops simples e uniformes.

3. Como evoluiu o suporte ao paralelismo na linha Intel x86?



A evolução começou com o Intel 386, que era uma máquina CISC tradicional sem suporte a pipeline ou execução paralela. O Intel 486 introduziu o conceito de pipeline, permitindo que uma instrução fosse executada por ciclo, mas ainda sem características superescalares.



O Pentium foi o primeiro processador x86 a implementar uma arquitetura superescalar básica, com duas unidades de execução. Mais tarde, o Pentium Pro avançou com a execução fora de ordem.



Com a Intel Core Microarchitecture e suas variantes aprimoradas, como a Enhanced Intel Core Microarchitecture, o suporte ao paralelismo foi ampliado com pipelines mais profundos, execução de múltiplas micro-ops por ciclo e níveis de cache mais otimizados.

4. O que caracteriza a Intel Core Microarchitecture?

- A Intel Core Microarchitecture implementa uma arquitetura superescalar com pipeline profundo, execução fora de ordem e suporte a múltiplos níveis de cache. Caracteriza-se por:
 - Pipeline de 14 estágios, contrastando com os cinco estágios das arquiteturas anteriores.
 - Execução fora de ordem, onde até seis micro-ops podem ser despachadas por ciclo.
 - Um front end responsável pela busca, pré-decodificação e decodificação de instruções em micro-ops.
 - Cache L1, L2 e L3 altamente otimizados, com políticas de atualização do tipo write-back.
 - Integração de estratégias avançadas de previsão de desvios para minimizar penalidades de controle.
- Essas características possibilitam maior desempenho ao explorar o paralelismo em nível de instrução de maneira eficiente.





Figura 18.9 Microarquitetura Intel Core.

5. Qual é a função do front end na Intel Core Microarchitecture?

- O **front end** é responsável por buscar, decodificar e preparar as instruções para o núcleo de execução fora de ordem. Ele se divide em três componentes principais:
 1. **Unidade de previsão de desvio (BPU):** Ajuda a prever o fluxo de controle do programa, antecipando desvios e instruções futuras para manter o pipeline cheio.
 2. **Unidade de busca e pré-decodificação:** Localiza instruções na cache L1 ou L2, traduz endereços e identifica as propriedades das instruções.
 3. **Unidade de fila de instruções e decodificação:** Coloca as instruções na fila e as traduz em micro-ops, preparadas para execução.
- O objetivo do front end é fornecer um fluxo constante de micro-ops para o núcleo de execução, maximizando o uso dos recursos disponíveis.



6. O que são micro-ops e qual o seu papel no processamento superescalar?

Micro-ops (micro-operações) são instruções simples e de tamanho fixo derivadas das instruções complexas da arquitetura x86. Em processadores como os baseados na Intel Core Microarchitecture, as instruções x86 são decodificadas em micro-ops para simplificar a execução.



Cada micro-op é projetada para ser executada rapidamente, permitindo que o processador reordene e despache várias delas por ciclo.



Esse modelo facilita a implementação de técnicas superescalares, como a execução fora de ordem e paralela, e é um dos pilares do paralelismo em nível de instrução.

7. Como funciona a previsão de desvios na arquitetura Intel Core?

A **previsão de desvios** é essencial para manter o pipeline cheio e evitar ciclos perdidos. Na Intel Core Microarchitecture:

Essas técnicas minimizam penalidades associadas a previsões incorretas, que seriam especialmente custosas em pipelines profundos como os de 14 estágios.

Histórico dinâmico: A unidade de previsão utiliza o histórico de execuções anteriores para prever se um desvio será tomado ou não.

Branch Target Buffer (BTB): Um buffer armazena os destinos mais prováveis dos desvios, guiando a unidade de busca para a próxima instrução.

Previsão estática: Caso o histórico não esteja disponível, algoritmos simples são usados, como prever que desvios para trás (geralmente em loops) serão tomados.

8. Qual é o impacto do pipeline na execução de instruções?

O pipeline permite que diferentes estágios de execução de várias instruções ocorram simultaneamente, aumentando a taxa de throughput. Em um pipeline profundo, como o de 14 estágios da Intel Core Microarchitecture:

O pipeline facilita o paralelismo ao dividir a execução em pequenas etapas, aumentando a eficiência global.

Vantagens: Instruções podem ser despachadas continuamente, mantendo os recursos do processador ocupados.

Desafios: Penalidades por desvios incorretos são mais severas, pois cada erro pode resultar em ciclos de pipeline perdidos. Para mitigar isso, a arquitetura incorpora uma previsão de desvio avançada.

9. O que é execução fora de ordem e por que é importante?

A execução fora de ordem permite que o processador execute instruções assim que seus operandos e recursos estejam disponíveis, independentemente da ordem original do programa. Isso maximiza a utilização dos recursos e reduz gargalos causados por dependências.

Na Intel Core Microarchitecture, essa técnica é fundamental para aproveitar o paralelismo, permitindo que até seis micro-ops sejam processadas por ciclo, mesmo que algumas instruções anteriores ainda estejam aguardando dados.

10. Qual é a função das caches na Intel Core Microarchitecture?

- As **caches** armazenam dados frequentemente usados para reduzir o tempo de acesso à memória. Na Intel Core Microarchitecture:
- **L1:** Cache de baixa latência (3 ciclos) diretamente acessada pelo núcleo.
- **L2 e L3:** Caches maiores, usadas para armazenar dados compartilhados e reduzir acessos à memória principal.
- **Write-back policy:** Apenas dados modificados são escritos na memória principal, otimizando o tráfego de dados.
- Essas caches desempenham um papel crucial na manutenção do desempenho, minimizando latências e maximizando o throughput.

Tabela 18.2 Parâmetros de cache/memória e desempenho dos processadores com base na microarquitetura Intel Core

(a) Parâmetros de cache				
Nível de cache	Capacidade	Associatividade (vias)	Tamanho da linha (bytes)	Política de atualização
L1 de dados	32 kB	8	64	Write back
L1 de instruções	32 kB	8	N/A	N/A
L2 (compartilhada) ¹	2, 4 MB	8 ou 16	64	Write back
L2 (compartilhada) ²	3, 6 MB	12 ou 24	64	Write back
L3 (compartilhada) ²	8, 12, 16 MB	15	64	Write back


Obs.:

1. Intel Core Microarchitecture

2. Enhanced Intel Core Microarchitecture

(b) Desempenho de load/store				
Localidade de dados	Load		Store	
	Latência	Taxa de transferência	Latência	Taxa de transferência
Cache de dados L1	3 ciclos de clock	1 ciclo de clock	2 ciclos de clock	3 ciclos de clock
Cache de dados L1 de outro núcleo no estado modificado	14 ciclos de clock + 5,5 ciclos de barramento	14 ciclos de clock + 5,5 ciclos de barramento	14 ciclos de clock + 5,5 ciclos de barramento	N/A
Cache L2	14	3	14	3
Memória	14 ciclos de clock + 5,5 ciclos de barramento + latência de memória	Depende do protocolo de leitura de barramento	14 ciclos de clock + 5,5 ciclos de barramento + latência de memória	Depende do protocolo de leitura de barramento

11. Como a Intel Core Microarchitecture lida com conflitos de dependência entre instruções?



- A arquitetura utiliza uma combinação de técnicas avançadas para resolver conflitos de dependência e permitir execução eficiente, mesmo em cenários complexos:
1. **Renomeação de registradores:** Quando duas instruções usam o mesmo registrador, o processador atribui um registrador físico diferente para cada uma. Isso resolve dependências falsas, como **WAR (write-after-read)** e **WAW (write-after-write)**.
 2. **Execução fora de ordem:** Permite que instruções independentes sejam executadas antes da conclusão de outras que dependem de dados pendentes.
 3. **Buffers de reordenação (ROB):** Garantem que, mesmo com execução fora de ordem, o resultado final seja consistente com a ordem de programa original.
- Essas técnicas otimizam o uso dos recursos do processador, evitando gargalos e maximizando o paralelismo em nível de instrução.

12. Quais são os desafios enfrentados na implementação de uma arquitetura superescalar?

Superar esses desafios é o que define o sucesso de uma arquitetura em equilibrar desempenho, eficiência e custo.

Arquiteturas superescalares, como a Intel Core Microarchitecture, enfrentam desafios significativos:

- **Complexidade do hardware:** A decodificação e despacho de múltiplas instruções por ciclo exigem circuitos sofisticados e eficientes.
- **Previsão de desvios:** Errar na previsão pode resultar em pipelines sendo esvaziados, custando dezenas de ciclos.
- **Conflitos de recursos:** Recursos como unidades aritméticas e registradores precisam ser gerenciados cuidadosamente para evitar contenções.
- **Gasto energético:** Processadores mais complexos consomem mais energia, o que pode limitar frequências de clock em dispositivos móveis.
- **Latências de memória:** O acesso à memória principal continua sendo um gargalo; caches grandes ajudam, mas têm custos em termos de área de chip e consumo energético.

13. Como a Intel Core Microarchitecture implementa instruções SIMD?


Instruções SIMD (Single Instruction, Multiple Data) são usadas para realizar operações em vetores ou matrizes, otimizando cargas de trabalho que envolvem dados paralelos, como multimídia e cálculos científicos. A Intel Core Microarchitecture suporta SIMD por meio das extensões:

- **SSE (Streaming SIMD Extensions):** Para operações em vetores de inteiros e ponto flutuante.

• **AVX (Advanced Vector Extensions):** Introduzidas em variantes posteriores, aumentam o tamanho do registro SIMD para 256 bits.

• Essas instruções permitem que uma única operação aritmética ou lógica processe múltiplos elementos de dados, maximizando o uso do hardware em aplicações paralelas.

14. Qual é o papel dos pipelines superescalares na Intel Core Microarchitecture?



Os pipelines superescalares são uma das características mais importantes da arquitetura. Com múltiplos estágios e a capacidade de processar diversas micro-ops por ciclo, eles permitem:

- **Execução em paralelo:** Cada pipeline pode lidar com uma instrução diferente simultaneamente.
- **Redução da latência:** As instruções fluem de forma contínua, com estágios especializados minimizando o tempo de execução.


. Melhor gerenciamento de dependências: As técnicas de renomeação e execução fora de ordem ajudam a aproveitar ao máximo os pipelines.

. Na prática, isso resulta em uma taxa de instruções por ciclo (IPC) significativamente maior, especialmente em aplicações que aproveitam o paralelismo.

15. Qual o impacto da Intel Core Microarchitecture no mercado de CPUs?

- A introdução da Intel Core Microarchitecture representou um marco importante no design de processadores. Seu impacto foi sentido em vários níveis:
 1. **Desempenho:** A combinação de pipelines profundos, execução fora de ordem e caches otimizadas tornou os processadores baseados nesta arquitetura líderes de desempenho em seu tempo.
 2. **Eficiência energética:** A arquitetura foi projetada para equilibrar desempenho com consumo energético, tornando-a ideal para desktops e laptops.
 3. **Escalabilidade:** Os princípios fundamentais da microarquitetura foram usados como base para futuras gerações de processadores Intel, como os da família Core i7 e Xeon.
- No mercado, isso solidificou a posição da Intel como líder na indústria de semicondutores, especialmente contra concorrentes como a AMD, que ainda precisavam de tempo para oferecer produtos competitivos na mesma escala.





**Arquitetura e
Organização de
Computadores**
William Stallings
11ª edição
Editora Bookman
22 de janeiro de 2024